

## АВТОМАТИЗАЦІЯ ТА ІНТЕЛЕКТУАЛІЗАЦІЯ ПРИЛАДОБУДУВАННЯ

УДК 681.325

### МОДЕЛЬ ЭФФЕКТИВНОГО ЦИФРО-АНАЛОГОВОГО ПРЕОБРАЗОВАТЕЛЯ ДЛЯ СПЕЦИАЛИЗИРОВАННЫХ ЛАЗЕРНЫХ МАНИПУЛЯТОРОВ

<sup>1</sup>Лукашенко А.Г., <sup>1</sup>Лукашенко Д.А., <sup>2</sup>Лукашенко В.А., <sup>2</sup>Лукашенко В.М., <sup>1</sup>Институт электросварки им. Э. О. Патона НАН Украины, г. Киев, Украина, <sup>2</sup>Черкасский государственный технологический университет, г. Черкассы, Украина

*Предложена модель ЦАП, отличительной особенностью которой является «форсировка» напряжений в узлах управления. Благодаря организации «бутстрэпной» емкости и импульсного питания управления  $n$ -разрядными ячейками удалось получить высокое быстродействие и низкую мощность потребления. Мощность потребления, измеренная в процессе лабораторных исследований  $n$ -разрядных ячеек, составляет при нормальной температуре не более 0,1 мВт.*

**Ключевые слова:** модель, мощность потребления, скорость,  $n$  – разрядная ячейка.

#### Введение

Одним из важнейших устройств современной и перспективной области приборостроения являются микроэлектронные преобразователи аналого-цифровые (АЦП) и цифро-аналоговые (ЦАП). Они относятся к числу основных блоков в приборах и осуществляют связь по обмену высокоточной информации объекта управления, представленной в естественной аналоговой форме и цифровыми средствами в информационно-измерительных системах. Вопросам построения ЦАП посвящено ряд работ А.Д. Азарова, А.Г. Алексенко, В.Б. Арбайтис, Г.Д. Бахтиярова, В. П. Дектяренко, В.В. Малинина, Б.Г. Федоркова и др. В их работах [1 - 4] показано, что в современных преобразователях время включения  $t_{вкл}$  и время выключения  $t_{выкл}$  определяют быстродействие ЦАП. Известно, что быстродействующие ЦАП, построенные на основе биполярной технологии, потребляют большую мощность. Уменьшения потребляемой мощности достигается использованием МДП - технологии при изготовлении ЦАП, но при этом время преобразования цифровой информации в аналоговую велико.

Однако для лазерных технологических комплексов требуются преобразователи, которые работают в реальном масштабе времени и способствуют выполнению условий микроминиатюризации аппаратуры, при сохранении высокой точности, надежности, хороших объемно-массовых показателей, малой мощности потребления и стоимости. Эта задача является особенно актуальной при управлении лазерным пучком.

#### Постановка задачи

Системный анализ моделей ЦАП показал, что эффективно применяются токовые ключи на основе МДП транзисторов в режиме малых напряжений стока. Это даёт возможность: работать с опорным напряжением произвольного знака

и формы; элементы преобразователя можно выполнить в одном кристалле; управление токовыми МДП ключами, осуществляется от стандартных уровней цифрового сигнала.

В аналитической форме связь напряжения на выходе суммирующего устройства  $U_{\text{вых}}$  с двоично-позиционным кодом на входе и опорным напряжением описывается выражением

$$U_{\text{вых}} = U_{\text{оп}} R_{\text{ос}} (a_1 2^{n-1} + a_2 2^{n-2} + \dots + a_i 2^{n-i} + \dots + a_n 2^0) / R 2^n, \quad (1)$$

где  $a_i$  - значение цифрового сигнала на  $i$ -м цифровом входе (1; 0);  $n$  - число разрядов преобразования;  $R_{\text{ос}}$  - сопротивление обратной связи;  $R$  - сопротивление прецизионной резистивной матрицы типа  $R-2R$ .

Из формулы (1) видно, что время появления результата на выходе ЦАП зависит от ряда факторов, в том числе и от скорости формирования единичных импульсов [2].

Известно, что время переключения МДП транзистора определяется скоростью нарастания переднего или спадания заднего фронтов импульса соответственно:

$$U_i e^{-t/\tau}; \quad U_i (1 - e^{-t/\tau}), \quad (2)$$

где  $U_i$  - амплитуда напряжения управления на затворах МДП-ключей;  $\tau$  - время постоянной составляющей входной ёмкости  $C$ .

Согласно аналитическому выражению (2) достичь высокой крутизны передних и задних фронтов управляющих импульсов, возможно за счет увеличения их амплитуд.

Однако достаточно сформировать высокий потенциал на управляющих входах транзисторов как появляется проблема большой мощности потребления при малой мощности рассеивания.

### Решение задачи

Предлагается обеспечить малую мощность потребления преобразователя и высокую скорость перераспределения зарядов между потенциальными шинами, используя совокупность следующих признаков:

- введение импульсного питания управляющих каскадов;
- использование "бутстрэпной" емкости в узле управления [3].

Известно, что "бутстрэпная" емкость на базе МДП – транзистора принимает два значения:

- $C_b = C_0 W L_1$  при нулевом напряжении узла;
- $C_b = C_0 W L$  при напряжении  $-U_c$ , в узле  $L \gg L_1$ ,

где  $W, L$  - ширина и длина канала МДП-транзистора соответственно.

Учитывая, что постоянная времени  $\tau$  определяется по формуле

$$\tau = c/q_m,$$

где  $q_m = -\beta(U_3 - U_{\text{пор}})$ ;  $\beta$  - коэффициент усиления;  $U_3$  - напряжение на затворе МДП транзистора;  $U_{\text{пор}}$  - пороговое напряжение МДП транзистора, то «форси-

рующее» напряжение ( $\Delta U$ ) управления в узле с «бутстрэпной» ёмкостью [4] принимает вид

$$\Delta U = U_c C_b / (C_b + C_s), \quad (3)$$

где  $C_b$  - бутстрэпная емкость узла;  $C_s$  - общая емкость узла накопления по отношению к подложке;  $U_c$  - амплитуда импульса управления.

Из формулы (3) видно, что увеличение  $C_b$  приводит к увеличению «форсирующего» напряжения на  $\Delta U$ . В режиме переключения напряжение на затворах транзисторов управления принимает значение  $U_3 = U_{\text{впр}} + \Delta U$ . Это способствует ускорению процесса по распределению потенциала между управляющими шинами и обеспечивает повышение быстродействия ЦАП.

В работе предложена образно-знаковая модель ЦАП (рис. 1), содержащая операционный усилитель ОУ 15, прецизионную резистивную (R-2R) матрицу 9, n-разрядные ячейки 2 входного цифрового кода, резистор обратной связи 16, блок управления. Блок управления (БУ) содержит генератор тактовых импульсов (ГТИ), фазовый селектор (ФС) и четыре одноступенчатых преобразователей уровня напряжения (ПУРН) управления, что позволило организовать импульсное питание и, тем самым, уменьшить потребляемую мощность. Оригинальность схемотехнического решения заключается в том, что в каждую n-разрядную ячейку введены две "бутстрэпные" емкости в узлах управления VT30, VT29 с соответствующими связями. Транзисторы сброса VT28, VT26, управляющий транзистор VT25, «разрешающий» транзистор VT21, транзистор предварительной установки VT33, обеспечивают высокую скорость подключения входного опорного напряжения к ОУ через МДП - ключи и сопротивление резистивной матрицы.

Работает предложенный преобразователь следующим образом [4]. Перед началом преобразования производят обнуление C- емкостных узлов 23 в ячейках 2 и B - емкостей узлов связи истоков МДП - ключей 29, 30, для этого по шинам 5, 9 подются импульсы сброса, сформированные ГТИ 12 и выделенные фазовым селектором 11, высокий уровень которых обеспечивается преобразователями уровней 6, 10. Обнуление емкостей узлов 23 осуществляется через открытые транзисторы 26 на нулевой потенциал шины 3. Транзисторы 33 и второй МДП - варактор способствуют подачи напряжения высокого уровня через открытый транзистор 32 на затвор второго МДП - ключа 30, и, открывая его, подключает соответствующие сопротивления 2R к шине общего потенциала 18, при этом транзистор 28 закрыт. Затем с приходом фазы разрешения высокого уровня по шине 7 с выхода преобразователя уровня 8, открывается транзистор 21 и логический сигнал с входа 1 заряжает соответствующую емкость узла 23 ячейки 2. Одновременное появление логической единицы на входе 1 и разрешающей фазы на затворе транзистора 21 обеспечивается импульсами по шине синхронизации  $U_T$  13. С приходом фазы управления с выхода преобразователя высокого уровня 4 по шине 3, благодаря первому МДП-варактору «форсируется» накопление заряда в узле 23, быстро открывается транзистор 25 и импульс управления высокого уровня поступает на затвор первого МДП-ключа 29, открыв его, подключается




Рис.1. Образно-знаковая модель цифро-аналогового преобразователя

соответствующее сопротивление матрицы 19 к шине 14 и инвертирующему входу операционного усилителя 15, при этом транзистор 28 открыт и потенциал затвора второго МДП - ключа 30 является нулевым, а сам ключ 30 закрыт, диоды 22, 27 защищают затворы транзисторов 21, 26 от пробоя.

Подключением затвора разрешающего транзистора к дополнительному источнику, обеспечивается условие работы транзистора в крутой области [3]

$$|U_3| > |U_{пит}|, \quad |U_3 - |U_{пит}| > U_{пор}.$$

Схематическое решение n-разрядных ячеек благодаря введению МДП - варакторов позволило использовать напряжение смещения на затворах управляющих транзисторов на величину, равную напряжению на истоках, что компенсирует влияние порогового напряжения. Высокий уровень напряжения на затворах МДП-ключей равен полной величине напряжения питания подводимого по шинам 3, 9. Быстрый разряд емкостей затворов вторых МДП-ключей 30 обеспечивается высоким уровнем напряжения на затворах транзисторов сброса 28 ( $U_3 = U_{пит}$  по шине 3), а быстрый разряд емкостей затворов первых МДП - ключей 29 обеспечивается высоким потенциалом узла 23. Высокий уровень напряжения управляющих импульсов создается четырьмя 4, 6, 8, 10 преобразователями уровней напряжений.

Соответствующие импульсы управления формируются в блоке управления ГТИ 12 и фазовым селектором 11. Кроме того, введением двух МДП - варакторов 24, 31 в каждую n- разрядную ячейку 2 повышается напряжение на затворах управляющих транзисторов 25, 32 соответственно, что позволяют с высокой скоростью перераспределить заряды, увеличив скорости нарастания переднего и заднего фронтов.

Предлагается оценить быстродействие через отношения фронтов, определяемых по формулам (2), для предложенной модели и известного устройства [2]

$$\frac{U_2 \cdot e^{-t/\tau_2}}{U_1 \cdot e^{-t/\tau_1}},$$

$$U_2 \cdot (1 - e^{-t/\tau_2}) / U_1 \cdot (1 - e^{-t/\tau_1}) \text{ раз,}$$

где  $U_1$  - амплитуда напряжения на входе транзистора управления в известном устройстве [2],

$U_2$  - амплитуда напряжения на входе транзистора управления в предложенном устройстве [4];

$$\tau_1 = c / [-\beta (U_{31} - U_{пор})] = c/q_1;$$

$$\tau_2 = c / [-\beta (U_{32} - U_{пор})] = c/q_2;$$

$U_{31}$  - напряжение на затворах управляющих транзисторов 25, 32 в известном устройстве;

$U_{32}$  - напряжение на затворах управляющих транзисторов 25, 32 в предложенном устройстве;

$q_1$  - проводимость транзистора в известном устройстве;

$q_2$  - проводимость транзистора в предложенном устройстве.

Например, сравнительный анализ известного ЦАП серии 572 ПА показал,

что скорость нарастания и спада фронтов в предложенной модели больше в 4 раза [4], при  $U_{32} > U_{31}$ ;  $U_2 > U_1$ .

Лабораторные исследования n- разрядных ячеек подтвердили, что мощность потребления не более 0,1 мВт, а зависимости времени включения  $\tau_{\text{вкл}}$  и выключения  $\tau_{\text{выкл}}$  от температуры окружающей среды представлены на рис. 2.

Из графика видно, что характер зависимостей  $\tau_{\text{вкл}}(T)$  и  $\tau_{\text{выкл}}(T)$  линейный в широком диапазоне температур.




Рис. 2. Усредненная зависимость времени включения  $\tau_{\text{вкл}}$  и выключения  $\tau_{\text{выкл}}$  от температуры окружающей среды

### Выводы

1. Предложена модель ЦАП, отличительной особенностью которой является «форсировка» напряжений в узлах управления. Благодаря организации "бутстрэпной" емкости и импульсного питания управления n-разрядными ячейками удалось получить не только высокое быстродействие, но и низкую мощность потребления. Мощность потребления, измеренная в процессе лабораторных исследований n - разрядных ячеек составляет при нормальной температуре не более 0,1 мВт. Оригинальность модели подтверждена получением патента на изобретение.

2. Линейная зависимость времени переключения в широком диапазоне температур расширяет область применения ЦАП и увеличивает рынок сбыта.

Перспективным развитием данного направления является исследование АЦП, построенного на базе предложенной модели ЦАП.

### Литература

1. Микросхемы памяти, ЦДЛ и АЦП: Справочник - Стереотип / О.Н. Лебедев, А-Й.К. Марцинкявичюс, Э-А.К. Багданские и др. - М.: КубК-а, 1996, - 384 с.
2. Федорков Б.Г. Микроэлектронные цифро-аналоговые и аналого-цифровые преобразователи / Б.Г. Федорков, В.А. Телец, В.П. Дектяренко. - М.: Радио и связь, вып.41, 1984, - 120 с.
3. Лукашенко В.М., Быков В.И., Лукашенко А.Г. Быстродействующий цифро-аналоговый преобразователь. Прац. конфер. «Автоматика-97», Черкаси, 23-28 червня 1997р. / Під. ред. д.т.н., проф. А.А. Тимченко. - Том 3.-Черкаси: ЧІТ1, 1997. - 144 с.

4. Пат. 24660, Україна, МПК G06G7/26. Цифроаналоговий перетворювач / Лукашенко В.М., Биков В.І., Лукашенко А.Г.; заявник Черкаський державний технологічний університет. - у 97062949; заявл. 20.06.97; опубл. 30.10. 89; Бюл. № 5.

<sup>1)</sup>Лукашенко А.Г., <sup>1)</sup>Лукашенко Д.А., <sup>2)</sup>Лукашенко В.А., <sup>2)</sup>Лукашенко В.М.

<sup>1)</sup>ІЕЗ ім. Є. О. Патона НАН України, м. Київ, Україна,

<sup>2)</sup>Черкаський державний технологічний університет, м. Черкаси, Україна

**МОДЕЛЬ ЕФЕКТИВНОГО ЦИФРО-АНАЛОГОВОГО ПЕРЕТВОРЮВАЧА ДЛЯ СПЕЦІАЛІЗОВАНИХ ЛАЗЕРНИХ МАНІПУЛЯТОРІВ**

Запропоновано модель ЦАП, відмінною особливістю якої є «форсування» напруг у вузлах керування. Завдяки організації "бутстрепної" ємності та імпульсного живлення керування n-розрядними комірками вдалось отримати високу швидкодію і низьку потужність споживання. Потужність споживання, виміряна в процесі лабораторних досліджень n-розрядних комірок, становить при нормальній температурі не більше 0,1 мВт.

**Ключові слова:** модель, потужність споживання, швидкодія, n – розрядна комірка

<sup>1)</sup>Lukashenko A.G., <sup>1)</sup>Lukashenko D.A., <sup>2)</sup>Lukashenko V.A., <sup>2)</sup>Lukashenko V.M.

<sup>1)</sup>Paton Electric Welding Institut of NAS of Ukraine, Kyiv, Ukraine

<sup>1)</sup>Cherkasy State Technological University, Cherkasy, Ukraine

**A MODEL OF AN EFFECTIVE DIGITAL-ANALOG CONVERTER FOR SPECIALIZED LASER MANIPULATORS**

A model of DAC is proposed, the distinguishing feature of which is “forcing” the voltage in control nodes. Thanks to the organization of a “bootstrap” capacity and impulse supply of control of n-bit cells it was managed to obtain high performance and low power consumption. Power consumption, measured in the process of laboratory researches of n-bit cells, is in case of normal temperature no more than 0.1 mW.

**Keywords:** model, power consumption, speed, n-bit cells.

*Надійшла до редакції  
14 вересня 2010 року*